メモリインタリーブ
メモリインタリーブの説明として，適切なものはどれか。
- アCPU と主記憶との間に高速で小容量のメモリを置き，アクセス頻度の高いデータを保持して実効アクセス時間を短縮する。
- イ主記憶を複数の独立したバンクに分割し，連続するアドレスを異なるバンクに割り当てて並行してアクセスできるようにする。
- ウ書込み時にはキャッシュメモリだけを更新し，主記憶への反映はそのブロックが追い出されるときに行う。
- エ主記憶の容量を超えるプログラムを実行できるように，補助記憶装置の一部を主記憶の延長として使用する。
正解と解説を見る
正解 イ
この問題の基礎知識
- 主記憶は，1 回のアクセスを終えてから次のアクセスを開始できるまでに一定の時間（サイクルタイム）を要するので，同じ記憶装置への連続したアクセスでは待ちが生じる。
- 主記憶を複数のバンクに分けて並行してアクセスできるようにすると，連続したアドレスへのアクセスを重ねて進められ，実効的な転送速度が上がる。
- キャッシュメモリは参照の局所性を利用して実効アクセス時間を短縮する仕組みであり，書込み方式には主記憶にも同時に書くライトスルーと，追出し時に主記憶へ書くライトバックがある。
- 仮想記憶は，補助記憶装置を利用して，実際の主記憶容量より大きなアドレス空間をプログラムに提供する仕組みである。
アCPU と主記憶との間に高速で小容量のメモリを置き，アクセス頻度の高いデータを保持して実効アクセス時間を短縮する。
キャッシュメモリの説明である。参照の局所性を利用して，アクセス頻度の高いデータを高速なメモリに置き，低速な主記憶へのアクセス回数を減らす仕組みである。
イ主記憶を複数の独立したバンクに分割し，連続するアドレスを異なるバンクに割り当てて並行してアクセスできるようにする。正解
メモリインタリーブでは連続アドレスを別々のバンクに配置するので，あるバンクのアクセス中に次のバンクへのアクセスを開始でき，主記憶の実効的な転送速度が向上する。
ウ書込み時にはキャッシュメモリだけを更新し，主記憶への反映はそのブロックが追い出されるときに行う。
キャッシュメモリの書込み方式の一つであるライトバック方式の説明である。主記憶への書込み回数は減るが，主記憶を複数のバンクに分けて並行アクセスする仕組みではない。
エ主記憶の容量を超えるプログラムを実行できるように，補助記憶装置の一部を主記憶の延長として使用する。
仮想記憶方式の説明である。ページングなどによって主記憶と補助記憶との間でデータを入れ替え，実際の主記憶容量より大きなアドレス空間を利用できるようにする。
検証用の出典一部照合
J. L. Hennessy, D. A. Patterson, Computer Architecture: A Quantitative Approach照合の根拠（1 件）
- イ（正解）: メモリインタリーブが主記憶を高速化する方式でバンクに関係することの確認
主記憶装置を高速化するメモリインターリーブ方式を理解する。 用語例 バンク
IPA 応用情報技術者試験シラバス Ver.7.2 · 2.2 メモリ（アクセス方式）（新しいタブで開きます）
連続アドレスを異なるバンクに割り当てる仕組みの詳細や，誤答肢（キャッシュ，ライトバック，仮想記憶）の定義を述べた読める一次資料は見つからない（Hennessy & Patterson は読めない）